# LEVEL-SHIFTING CIRCUIT, SHIFT REGISTER USING THE SAME, AND LIQUID CRYSTAL DISPLAY DEVICE MOUNTED WITH THE SAME

Publication number: JP2000224024 Publication date: 2000-08-11

Inventor:

NAKAJIMA YOSHIHARU; MAEKAWA TOSHIICHI

**Applicant:** 

SONY CORP

Classification:

- international: G11C19/00; G09G3/20; G09G3/36; H03K5/02;

H03K19/0185; G11C19/00; G09G3/20; G09G3/36; H03K5/02; H03K19/0185; (IPC1-7): H03K19/0185; G09G3/20; G09G3/36; G11C19/00; H03K5/02


- European:

Application number: JP19990023382 19990201 Priority number(s): JP19990023382 19990201

Report a data error here

#### Abstract of JP2000224024

PROBLEM TO BE SOLVED: To enable a level-shifting circuit composed fundamentally of a CMOS latch cell to input a signal, having a sufficient amplitude for turning on each transistor constituting the CMOS latch cell. when a device having a large threshold is used. SOLUTION: The operating points of CMOS inverters 11 and 12 are defined more clearly by connecting resistance elements R11 and R12 between the two input sections of a CMOS latch cell 10 (the input terminals of CMOS inverters 11 and 12) and two input signal sources (two circuit input terminals 13 and 14 to which input signals in1 and in2 are inputted) and giving the input signals in 1 and in2 to the two input sections of the cell 10 by DC-shifting the signals in1 and in2, and in addition, by connecting resistance elements R13 and R14 between the input terminals of the inverters 11 and 12 and a power source VDD and biasing nodes 1 and 2.



Data supplied from the esp@cenet database - Worldwide

### (19)日本国特許庁 (JP)

## (12)公開特許公報(A)

## (11)特許出願公開番号

## 特開2000-224024

(P2000-224024A) (43)公開日 平成12年8月11日(2000.8.11)


(51) Int. Cl. 7	識別記号	FΙ				テーマ	J-ŀ.	(参考
H03K 19/0185		H03K 19/00		101	E	5C006		
G09G 3/20	621	G09G 3/20		621	L	5C080		
3/36		3/36				51039		
G11C 19/00		G11C 19/00			J	5J056		
H03K 5/02		H03K 5/02			L			
		審査請求	未請求	青求項(	の数30	OL	(全	11頁)
(21)出願番号	<b>特願平11-23382</b>	(71)出願人	000002185					
			ソニー株式	会社				
(22) 出顧日	平成11年2月1日(1999.2.1)		東京都品川区北品川6丁目7番35号					
		(72)発明者	仲島 義晴					
			東京都品川一株式会社		3川67	「目7番3	35号	ソニ
		(72)発明者	前川 敏-					
			東京都品川一株式会社		3川6日	「目7番	35号	ソニ
		(74)代理人	100086298					
			弁理士 船	<b>橋</b> 國	到到			
						最	終頁	に続く

(54) 【発明の名称】レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置

#### (57)【要約】

【課題】 CMOSラッチセルを基本構成とするレベルシフト回路において、閾値Vthが大きいデバイスを用いた場合、CMOSラッチセルを構成する各トランジスタをオンさせるために十分な振幅の信号を入力する必要がある。

【解決手段】 CMOSラッチセル10の2つの入力部 (CMOSインバータ11, 12の各入力端) と2つの入力信号源(入力信号in1, in2が入力される2つの回路入力端子13,14) との間に抵抗素子R11,R12を接続し、入力信号in1,in2をDCシフトしてCMOSラッチセル10の2つの入力部に与えるとともに、CMOSインバータ11,12の各入力端と電源VDDとの間に抵抗素子R13,R14を接続し、ノード①. ②をバイアスすることにより、CMOSインバータ11,12の動作点をより明確にする。



【特許請求の範囲】

CMOSラッチセルを基本構成とし、低 【請求項1】 電圧振幅の信号を高電圧振幅の信号に変換するレベルシ フト回路であって、

1

前記CMOSラッチセルの2つの入力部と2つの入力信 号源との間にそれぞれ第1の抵抗素子を挿入してなるこ とを特徴とするレベルシフト回路。

【請求項2】 前記第1の抵抗素子がトランジスタによ って実現されていることを特徴とする請求項1記載のレ ベルシフト回路。

前記CMOSラッチセルの2つの入力部 【請求項3】 と電源との間にそれぞれ第2の抵抗素子を挿入してなる ことを特徴とする請求項1記載のレベルシフト回路。

【請求項4】 前記第1,第2の抵抗素子がトランジス タによって実現されていることを特徴とする請求項3記 載のレベルシフト回路。

【請求項5】 前記第1,第2の抵抗素子として有限の 抵抗値を持つスイッチを用い、前記スイッチがオン状態 のときにのみレベルシフト動作を行い、それ以外のとき にはラッチ動作を行うことを特徴とする請求項3記載の 20 レベルシフト回路。

【請求項6】 前記スイッチを必要なときのみオン状態 する制御回路を有することを特徴とする請求項5記載の レベルシフト回路。

【請求項7】 前記CMOSラッチセルの初期状態を決 めるリセット回路を有することを特徴とする請求項5記 載のレベルシフト回路。

【請求項8】 複数段の転送段からなり、スタート信号 をレベルシフトして初段の転送段に供給する第1のレベ ルシフト回路と、クロック信号をレベルシフトして各段 30 の転送段に供給する第2のレベルシフト回路とを有する シフトレジスタであって、

前記第1, 第2のレベルシフト回路は、CMOSラッチ セルを基本構成とし、前記CMOSラッチセルの2つの 入力部と2つの入力信号源との間にそれぞれ第1の抵抗 素子を挿入してなることを特徴とするシフトレジスタ。

【請求項9】 前記第1の抵抗素子がトランジスタによ って実現されていることを特徴とする請求項8記載のシ フトレジスタ。

前記CMOSラッチセルの2つの入力 40 【請求項10】 部と電源との間にそれぞれ第2の抵抗素子を挿入してな ることを特徴とする請求項8記載のシフトレジスタ。

【請求項11】 前記第1,第2の抵抗素子がトランジ スタによって実現されていることを特徴とする請求項1 0記載のシフトレジスタ。

【請求項12】 前記第1,第2の抵抗素子として有限 の抵抗値を持つスイッチを用い、前記スイッチがオン状 態のときにのみレベルシフト動作を行い、それ以外のと きにはラッチ動作を行うことを特徴とする請求項10記 載のシフトレジスタ。

【請求項13】 前記スイッチを必要なときのみオン状 態とする制御回路を有することを特徴とする請求項12 記載のシフトレジスタ。

【請求項14】 前記CMOSラッチセルの初期状態を 決めるリセット回路を有することを特徴とする請求項1 2記載のシフトレジスタ。

【請求項15】 ガラス基板上に形成された薄膜トラン ジスタを用いて作成されていることを特徴とする請求項 8記載のシフトレジスタ。

【請求項16】 シリコン基板上に形成された薄膜トラ 10 ンジスタを用いて作成されていることを特徴とする請求 項8記載のシフトレジスタ。

【請求項17】 走査系を含む駆動回路を画素部と同一 基板上に一体形成してなる液晶表示装置であって、

前記走査系を、複数段の転送段からなり、スタート信号 をレベルシフトして初段の転送段に供給する第1のレベ ルシフト回路と、クロック信号をレベルシフトして各段 の転送段に供給する第2のレベルシフト回路とを有する とともに、前記第1,第2のレベルシフト回路が、CM OSラッチセルを基本構成とし、前記CMOSラッチセ ルの2つの入力部と2つの入力信号源との間にそれぞれ 第1の抵抗素子を挿入してなるシフトレジスタを用いて 構成したことを特徴とする液晶表示装置。

【請求項18】 前記第1の抵抗素子がトランジスタに よって実現されていることを特徴とする請求項17記載 の液晶表示装置。

【請求項19】 前記CMOSラッチセルの2つの入力 部と電源との間にそれぞれ第2の抵抗素子を挿入してな ることを特徴とする請求項17記載の液晶表示装置。

【請求項20】 前記第1,第2の抵抗素子がトランジ スタによって実現されていることを特徴とする請求項1 9 記載の液晶表示装置。

【請求項21】 前記第1,第2の抵抗素子として有限 の抵抗値を持つスイッチを用い、前記スイッチがオン状 態のときにのみレベルシフト動作を行い、それ以外のと きにはラッチ動作を行うことを特徴とする請求項19記 載の液晶表示装置。

【請求項22】 前記スイッチを必要なときのみオン状 態とする制御回路を有することを特徴とする請求項21 記載の液晶表示装置。

【請求項23】 前記CMOSラッチセルの初期状態を 決めるリセット回路を有することを特徴とする請求項2 1記載の液晶表示装置。

【請求項24】 CMOSラッチセルを基本構成とし、 前記CMOSラッチセルの2つの入力部と2つの入力信 号源との間にそれぞれ第1の抵抗素子を挿入してなり、 低電圧振幅の信号を高電圧振幅の信号に変換するレベル シフト回路を有することを特徴とする液晶表示装置。

【請求項25】 前記第1の抵抗素子がトランジスタに 50 よって実現されていることを特徴とする請求項24記載

の液晶表示装置。

【請求項26】 前記CMOSラッチセルの2つの入力 部と電源との間にそれぞれ第2の抵抗素子を挿入してな ることを特徴とする請求項24記載の液晶表示装置。

【請求項27】 前記第1. 第2の抵抗素子がトランジ スタによって実現されていることを特徴とする請求項2 6 記載の液晶表示装置。

【請求項28】 前記第1,第2の抵抗素子として有限 の抵抗値を持つスイッチを用い、前記スイッチがオン状 きにはラッチ動作を行うことを特徴とする請求項26記 載の液晶表示装置。

【請求項29】 前記スイッチを必要なときのみオン状 態する制御回路を有することを特徴とする請求項28記 載の液晶表示装置。

前記CMOSラッチセルの初期状態を 【請求項30】 決めるリセット回路を有することを特徴とする請求項2 8記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、レベルシフト回 路、これを用いたシフトレジスタおよびこれを搭載した 液晶表示装置に関し、特にCMOSラッチセルを基本構 成とするレベルシフト回路、このレベルシフト回路を各 転送段のクロック信号のレベルシフトに用いたシフトレ ジスタ、およびこのレベルシフト回路もしくはシフトレ ジスタを走査系の構成回路の一つとして搭載したいわゆ る駆動回路一体型液晶表示装置に関する。

[0002]

【従来の技術】 CMOSで構成されるレベルシフト回路 30 の従来例1を図13に示す。この従来例1に係るレベル シフト回路は、入力信号 i n 1をゲート入力とし、ソー スがグランドに接続されたNチャネルMOS(以下、単 にNMOSと記す)トランジスタQn101と、入力信 号in2をゲート入力とし、ソースがグランドに接続さ れたNMOSトランジスタQn102と、NMOSトラ ンジスタQn101のドレインと電源VDDとの間に接 続され、ゲートがNMOSトランジスタQn102のド レインに接続されたPチャネルMOS(以下、単にPM OSと記す) トランジスタQp101と、NMOSトラ 40 ンジスタQn102のドレインと電源VDDとの間に接 続され、ゲートがNMOSトランジスタQn101のド レインに接続されたPMOSトランジスタQp102と を有するCMOSラッチセル101を基本構成としてい

【0003】上記構成の従来例1に係るレベルシフト回 路において、in1として例えば3Vの低電圧振幅の信 号が入力され、in2として入力信号in1の反転信号 が入力されるものとする。この3Vの低電圧振幅の入力 信号inl, in2は、回路の電源電圧VDDを振幅と 50

する信号としてNMOSトランジスタQn101、Qn 102の各ドレインに現れる。そして、NMOSトラン ジスタQn101,Qn102の各ドレイン出力が、イ ンバータ102を経て出力信号outおよびインバータ 103を経て出力信号outの反転信号xoutとして 導出される。これにより、例えば3Vの低電圧振幅の信 号in1, in2が、電源電圧VDDの高電圧振幅の信

号out, xoutにレベルシフトされる。

【0004】図14に、レベルシフト回路の従来例2を 態のときにのみレベルシフト動作を行い、それ以外のと 10 示す。この従来例2に係るレベルシフト回路は、入力信 号in1をゲート入力とし、ソースがグランドに接続さ れたNMOSトランジスタQn201と、入力信号in 2をゲート入力とし、ソースがグランドに接続されたN MOSトランジスタQn202と、NMOSトランジス タQn201のドレインと電源VDDとの間に接続され たダイオード接続のPMOSトランジスタQp201 と、NMOSトランジスタQn202のドレインと電源 VDDとの間に接続され、PMOSトランジスタQp2 01とゲートが共通に接続された PMOSトランジスタ Qp202とを有する差動アンプ構成のCMOSラッチ セル201を基本構成としている。

> 【0005】上記構成の従来例2に係るレベルシフト回 路において、in1として例えば3Vの低電圧振幅の信 号が入力され、in2として入力信号in1の反転信号 が入力されるものとする。この3Vの低電圧振幅の入力 信号in1は、回路の電源電圧VDDを振幅とする信号 としてNMOSトランジスタQn202のドレインに現 れる。そして、NMOSトランジスタQn202のドレ イン出力が、インバータ202を経て出力信号outと して導出される。これにより、例えば3 Vの低電圧振幅 の信号inlが、電源電圧VDDの高電圧振幅の信号o u t にレベルシフトされる。

[0006]

【発明が解決しようとする課題】しかしながら、上述し た従来例1, 2に係るレベルシフト回路では、入力信号 in1, in2の振幅として、NMOSトランジスタQ n101, Qn201もしくはNMOSトランジスタQ n102、Qn202をオンさせるために十分な電圧、 即ちこれらトランジスタの閾値Vth以上であることが 要求され、この条件が得られない場合には、レベルシフ ト回路が動作しないことになる。したがって、例えば3 V程度のCMOS - LSIの出力信号を、閾値Vthの 大きなTFT (thin film transistor;薄膜トランジス タ)を用いて構成されたレベルシフト回路の入力とし、 当該回路で必要とされる高電圧にレベルシフトしようと する際に、安定したレベルシフト動作を行えない場合が 生ずるという問題がある。

【0007】また、従来例2に係るレベルシフト回路 は、従来例1に係るレベルシフト回路に比べて、小面積 で構成できかつ動作が高速であるという利点を持つ反

面、PMOSトランジスタQp201, Qp202がカ レントミラー回路を構成していることから、NMOSト ランジスタQn202がオンしたときにPMOSトラン ジスタQp201, Qp202に共に電流が流れること になるため、消費電流が大きいという欠点を有してい

【0008】TFTによるレベルシフト回路としては、 上記の問題を解決するために、図15に示す回路構成の ものが提案されている。この従来例3に係るレベルシフ ト回路は、NMOSトランジスタQn301, Qn30 10 2およびPMOSトランジスタQp301, Qp302 からなる差動アンプ構成のCMOSラッチセル301を 基本構成とし、入力信号inl,in2をそのままCM OSラッチセル(差動アンプ)301のNMOSトラン ジスタQn301、Qn302のゲート入力とせず、こ れらトランジスタの閾値Vth以上にDCシフトさせて からゲート入力とする構成を採っている。

【0009】 すなわち、入力信号 i n 1, i n 2 は、N MOSトランジスタQn303, Qn304を介してN MOSトランジスタQn301, Qn302の各ゲート 20 に入力されるようになっている。また同時に、入力信号 in1, in2の確実な比較を行うために、NMOSト ランジスタQn301,Qn302の各ソースに、それ らのゲート入力と逆極性の信号、即ち入力信号in2, in1を入力するようにしている。NMOSトランジス タQn303, Qn304は、ダイオード接続のNMO SトランジスタQn305とゲートが共通に接続される ことによってカレントミラー回路を構成している。

【0010】また、NMOSトランジスタQn303, Qn304, Qn305の各ドレインと電源VDDとの 30 間には、PMOSトランジスタQp303,Qp30 4, Qp305が接続されている。これらPMOSトラ ンジスタQp303, Qp304, Qp305は、ダイ オード接続のPMOSトランジスタQp306とゲート が共通に接続されることによってカレントミラー回路を 構成している。NMOSトランジスタQn305のソー スは直接グランドに接続され、PMOSトランジスタQ p306は電流源 I を介してグランドに接続されてい る。

【0011】上述したように、従来例3に係るレベルシ 40 フト回路では、入力信号in1, in2をDCシフトさ せてからNMOSトランジスタQn301, Qn302 の各ゲート入力とすることにより、閾値Vthの大きい TFTによるレベルシフト回路においても、入力信号i n1, in2の振幅がNMOSトランジスタQn30 1, Qn302をオンさせるために十分な電圧であるこ と、という条件を満たすことができるため、安定したレ ベルシフト動作を実現できる。しかしながらその反面、 回路のダイナミックレンジを確保するために電源電圧V DDを下げるのが難しく、結果として、TFT回路シス 50 チセル10を基本構成としている。

テムの低消費電力化が困難になるという問題がある。

【0012】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、閾値Vthが大きい デバイスを用いた回路であっても、安定したレベルシフ ト動作を高速にて実現できるとともに、低消費電力化お よび小面積化が可能なレベルシフト回路、これを用いた シフトレジスタおよびこれを搭載した液晶表示装置を提 供することにある。

[0013]

【課題を解決するための手段】本発明によるレベルシフ ト回路は、СМОSラッチセルを基本構成とし、低電圧 振幅の信号を高電圧振幅の信号に変換するレベルシフト 回路であって、CMOSラッチセルの2つの入力部と2 つの入力信号源との間にそれぞれ抵抗素子を挿入した構 成となっている。

【0014】本発明によるシフトレジスタは、複数段の 転送段からなり、スタート信号をレベルシフトして初段 の転送段に供給する第1のレベルシフト回路と、クロッ ク信号をレベルシフトして各段の転送段に供給する第2 のレベルシフト回路とを有するシフトレジスタであっ て、第1, 第2のレベルシフト回路として、上記構成の レベルシフト回路を用いている。

【0015】本発明による液晶表示装置は、走査系を含 む駆動回路を画素部と同一基板上に一体形成してなる駆 動回路一体型液晶表示装置であって、走査系の構成回路 の一つを、上記構成のレベルシフト回路もしくはシフト レジスタを用いて構成している。

【0016】上記構成のレベルシフト回路、これを用い たシフトレジスタおよびこれを搭載した液晶表示装置に おいて、CMOSラッチセルの2つの入力部と2つの入 カ信号源との間にそれぞれ挿入された抵抗素子は、2つ の入力信号をそれぞれDCシフトしてCMOSラッチセ ルの2つの入力部に与える。このDCシフトにより、C MOSラッチセルを構成する各トランジスタをオンさせ るのに十分な電圧が得られる。したがって、閾値Vth が大きなデバイスを用いた回路にも対応可能となる。

[0017]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しつつ詳細に説明する。

【0018】図1は、本発明の第1実施形態に係るレベ ルシフト回路の構成の一例を示す回路図である。この第 1 実施形態に係るレベルシフト回路は、各々のゲートお よびドレインがそれぞれ共通に接続されたNMOSトラ ンジスタQn11およびPMOSトランジスタQp11 からなるCMOSインバータ11と、各々のゲートおよ びドレインがそれぞれ共通に接続されたNMOSトラン ジスタQn12およびPMOSトランジスタQp12か らなるCMOSインパータ12とが、電源VDDとグラ ンドとの間に互いに並列に接続されてなるCMOSラッ

8

【0019】このCMOSラッチセル10において、CMOSインバータ11の入力端、即ちMOSトランジスタQn11、Qp11のゲート共通接続点と、CMOSインバータ12の出力端、即ちMOSトランジスタQn12、Qp12のドレイン共通接続点とが接続され、さらにCMOSインバータ12の入力端、即ちMOSトランジスタQn12、Qp12のゲート共通接続点とCMOSインバータ11の出力端、即ちMOSトランジスタQn11、Qp11のドレイン共通接続点とが接続されている。

【0020】また、CMOSインバータ11の入力端と第1回路入力端子13との間に抵抗素子R11が、CMOSインバータ12の入力端と第2回路入力端子14との間に抵抗素子R12がそれぞれ接続されている。さらに、CMOSインバータ11の入力端と電源VDDとの間に抵抗素子R13が、CMOSインバータ12の入力端と電源VDDとの間に抵抗素子R14がそれぞれ接続されている。また、抵抗素子R12,R14の共通接続点であるノード②と第1回路出力端子15との間にインバータ17が、抵抗素子R11,R12の共通接続点であるノード①と第2回路出力端子16との間にインバータ18がそれぞれ接続されている。

【0021】上記構成の第1実施形態に係るレベルシフト回路において、第1回路入力端子13には例えば3V程度の振幅Vpの信号in1が入力され、第2回路入力端子14には入力信号in1の反転の信号in2が入力されるものとする。

【0022】ここで、例えば、入力信号in1が論理 "1" (=Vp)、入力信号in2が論理 "0" (=0 V)の場合の回路動作を例にとって図2のタイミングを 30 用いて説明すると、CMOSラッチセル10において、NMOSトランジスタQn11がオン状態となるため、電源VDD→抵抗素子R14→ノード20→NMOSトランジスタQn11→グランドの経路で電流が流れ、同時にPMOSトランジスタQp12がオン状態となるため、電源VDD→PMOSトランジスタQp12→ノード20→抵抗素子R11→第2回路入力端子13の経路で電流が流れる。

【0023】このとき、抵抗素子R11, R14で電圧降下が生じ、その電圧降下分だけノード①, ②の電位が 40上昇する。すなわち、ノード①, ②の電位は、DCシフトする。ここで、ノード①の方がノード②よりもシフト量が大きいため、ノード①, ②では入力信号in1, in2の振幅差よりも大きな振幅差が得られることになる。

【0024】また、抵抗素子R13, R14は、ノード ①、②をパイアスすることにより、CMOSインパータ 11, 12の動作点をより明確にする作用をなす。そし て、ノード②の電位はインパータ17で反転されて第1 回路出力端子15からVDDの振幅の出力信号outと 50

して導出され、ノード①の電位はインバータ18で反転されて第2回路出力端子16から出力信号outの反転信号xoutとして導出される。

【0025】上述した回路動作によって、振幅Vpが例えば3Vの入力信号in1,in2が、電源電圧VDDの振幅の出力信号out,xoutにレベルシフトされて導出されることになる。また、入力信号in1が論理"0"、入力信号in2が論理"0"のときには、上述した動作と全く逆の動作によってレベルシフト動作が行われることになる。

【0026】このように、CMOSラッチセル10の2つの入力部、即ちCMOSインバータ11,12の各入力端と2つの入力信号源、即ち入力信号in1,in2が入力される2つの回路入力端子13,14との間に抵抗素子R11,R12を接続し、入力信号in1,in2をDCシフトしてCMOSラッチセル10の2つの入力部に与えるようにしたことにより、CMOSラッチセル10を構成する各トランジスタをオンさせるのに十分な電圧を得ることができるため、閾値Vthが大きいデバイス、例えばTFTを用いた回路であっても、安定したレベルシフト動作を高速にて実現できる。

【0027】しかも、CMOSラッチセル10の基本回 路に対して抵抗素子を付加するのみで良いため小面積で 実現できるとともに、電源電圧VDDを下げてもレベル シフト動作を確実に行うことができるため低消費電力化 を図ることができる。さらには、CMOSラッチセル1 0の2つの入力部と電源VDDとの間にも抵抗素子R1 3,R14を接続し、ノード①、②をバイアスするよう にしたことにより、CMOSインバータ11,12の動 作点をより明確にすることができるので、より安定した レベルシフト動作を実現できる。

【0028】なお、第1実施形態に係るレベルシフト回路では、入力信号in2として、入力信号in1の反転信号を入力とするとしたが、入力信号in1の論理を判別することができれば良い訳であるから、必ずしも反転信号である必要はなく、0Vから電源電圧VDDまでの範囲内の任意の直流電圧を、その判別の基準電圧Vrefとして用いるようにすることも可能である。図3に、入力信号in2として基準電圧Vref(0 $\leq$ Vref $\leq$ VDD)を入力した場合のタイミングチャートを示す。

【0029】また、図1の回路例では、非反転と反転の2つの出力信号 out, xoutを導出する構成となっているが、いずれか一方の出力信号のみを導出する構成であっても良い。この場合には、2つのインバータ17,18のうちの一方が不要になる。

【0030】図4は、第1実施形態に係るレベルシフト 回路の変形例を示す回路図であり、図中、図1と同等部 分には同一符号を付して示している。この変形例に係る レベルシフト回路では、図1の抵抗素子R11, R12 20

40

10

として、各ゲートが電源VDDに接続されたNMOSトランジスタQn13, Qn14を用い、抵抗素子R13, R14として、各ゲートがグランドに接続されたPMOSトランジスタQp13, Qp14を用いた構成となっている。

【0031】このように、抵抗素子R11~R14をトランジスタで実現した場合にも、その回路の動作は図1の回路の場合と同じである。また、タイミング例についても図2および図3と同じである。なお、本変形例では、抵抗素子R11、R12をNMOSで、抵抗素子R13、R14をPMOSで実現しているが、これら抵抗素子と等価な形になるようにトランジスタを配置すれば、各トランジスタの極性はどちらでも構わない。

【0032】図5は、第1実施形態に係るレベルシフト回路の他の変形例を示す回路図であり、図4と同等部分には同一符号を付して示している。この変形例に係るレベルシフト回路では、図4の回路において、NMOSトランジスタQn13,Qn14およびPMOSトランジスタQp13,Qp14を、コントロール信号CNTLによってスイッチングする構成となっている。すなわち、図示せぬ制御回路から制御端子20に入力されるアクティブ"H"のコントロール信号CNTLが、NMOSトランジスタQn13,Qn14の各ゲートに印加されるとともに、インバータ19で反転されてPMOSトランジスタQp13,Qp14の各ゲートに印加されるようになっている。

【0033】このように、CMOSラッチセル10の各トランジスタQn13、Qn14、Qp13、Qp14を、コントロール信号CNTLによってスイッチングする構成をとることで、本レベルシフト回路をレベルシフ 30トの必要なときにのみアクティブにし、レベルシフトの必要のないときにはデータ、即ち入力信号in1、1n2の論理状態を保持する、いわゆるラッチ兼用型のレベルシフト回路を実現できることになる。

【0034】なお、本例では、抵抗素子R11~R14をトランジスタで実現した場合において、これらトランジスタをスイッチング制御するとしたが、抵抗素子R11~R14として有限の抵抗値を持つスイッチを用い、これらスイッチをスイッチング制御するようにしても、同様の作用効果を得ることができる。

【0035】図6は、第1実施形態に係るレベルシフト回路のさらに他の変形例を示す回路図であり、図5と同等部分には同一符号を付して示している。この変形例に係るレベルシフト回路では、図5の回路にさらにCMO Sラッチセル10の初期値を決めるためのリセット回路を付加した構成となっている。すなわち、電源VDDとノード②との間にPMOSトランジスタQp15が接続され、そのゲートがリセット端子21に接続されることで、リセット回路22を構成している。

【0036】そして、リセット端子21には、リセット 50 されるものとする。

信号Resetが与えられるようになっている。ここで、リセット信号Resetとしては、図7のタイミングチャートに示すように、電源電圧VDDよりも遅れたタイミングで立ち上がる信号を用いるようにする。このリセット信号Resetは、例えば図8に示すように、電源電圧VDDをRC積分回路23で積分することによって簡単に生成することが可能である。

【0037】このように、図5の回路にさらにリセット回路22を付加し、このリセット回路22に対して電源電圧VDDよりも遅れたタイミングで立ち上がるリセット信号Resetを与えるようにすることにより、電源立ち上げ時のCMOSラッチセル10内の初期値を決定することができる。このリセット動作により、本例の場合は、図7のタイミングチャートから明らかなように、電源立ち上げ時の初期状態でノード②の電位が"H"レベルとなり、出力信号outが"L"レベルとなる。

【0038】図9は、本発明の第2実施形態に係るレベルシフト回路の構成の一例を示す回路図である。この第2実施形態に係るレベルシフト回路は、各々のゲートおよびドレインが共通に接続されたNMOSトランジスタQp31からなるCMOSインバータ31と、各々のゲートおよびドレインが共通に接続されたNMOSトランジスタQp32からなるCMOSインバータ32とが、電源VDDとグランドとの間に互いに並列に接続されてなるCMOSラッチセル30を基本回路とした構成となっている。

【0039】このCMOSラッチセル30において、CMOSインバータ31の入力端、即ちMOSトランジスタQn31,Qp31のゲート共通接続点と、CMOSインバータ32の出力端、即ちMOSトランジスタQn32,Qp32のドレイン共通接続点とが接続され、さらにCMOSインバータ32の入力端、即ちMOSトランジスタQn32,Qp32のゲート共通接続点とCMOSインバータ31の出力端、即ちMOSトランジスタQn31,Qp31のドレイン共通接続点とが接続されている。

【0040】また、CMOSインバータ31の入力端と第1回路入力端子33との間に抵抗素子R31が、CMOSインバータ32の入力端と第2回路入力端子34との間に抵抗素子R32がそれぞれ接続されている。CMOSインバータ32の入力端と第1回路出力端子35との間にインバータ37が、CMOSインバータ31の入力端と第2回路出力端子36との間にインバータ38がそれぞれ接続されている。

【0041】上記構成の第2実施形態に係るレベルシフト回路において、第1回路入力端子33には例えば3V程度の振幅Vpの信号in1が入力され、第2回路入力端子34には入力信号in1の反転の信号in2が入力

10

【0042】ここで、例えば、入力信号in1が論理"1"、入力信号in2が論理"0"の場合の回路動作を例にとると、CMOSラッチセル30において、NMOSトランジスタQn31がオン状態となるため、電源  $VDD \rightarrow PMOS$ トランジスタQp $31 \rightarrow NMOS$ トランジスタQn $31 \rightarrow V$ の経路で電流が流れ、同時にPMOSトランジスタQp32がオン状態となるため、電源  $VDD \rightarrow PMOS$ トランジスタQp $32 \rightarrow$ 抵抗素子R $31 \rightarrow$ 第2回路入力端子33の経路で電流が流れる。

【0043】このとき、抵抗素子R31で電圧降下が生じ、その電圧降下分だけCMOSインバータ31の入力端の電位が上昇する。すなわち、CMOSインバータ31の入力電位は、大きくDCシフトする。一方、CMOSインバータ32の入力電位は、PMOSトランジスタQp31から流れ出る電流が少ないため、ほとんどDCシフトしない。

【0044】これにより、CMOSインバータ31,32の各入力端では入力信号in1,in2の振幅差よりも大きな振幅差が得られることになる。そして、CMO20Sインバータ32の入力端の電位はインバータ37で反転されて第1回路出力端子35からVDDの振幅の出力信号outとして導出され、CMOSインバータ31の入力端の電位はインバータ38で反転されて第2回路出力端子36から出力信号outの反転信号xoutとして導出される。

【0045】上述した回路動作により、第1実施形態に係るレベルシフトレジスタ回路の回路動作の場合と同様に、振幅Vpが例えば3Vの入力信号in1,in2が電源電圧VDDの振幅の出力信号out,xoutにレ 30ベルシフトされて導出されることになる。また、入力信号in1が論理"0"、入力信号in2が論理"0"のときには、上述した動作と全く逆の動作によってレベルシフトが行われることになる。

【0046】なお、第2実施形態に係るレベルシフト回路の場合にも、入力信号in2の代わりに、0Vから電源電圧VDDまでの範囲内の任意の直流電圧を、その判別の基準電圧Vrefとして用いることが可能であり、また非反転と反転の2つの出力信号out,xoutのうちのいずれか一方のみを導出する構成とすることが可40能である。

も、図5や図6の変形例と同様の変形が可能である。

【0048】図11は、本発明に係るシフトレジスタの構成を示すブロック図である。ここでは、簡単のために、転送段が3段のシフトレジスタの例を示している。すなわち、3個のD-FF(フリップフロップ)41,42,43が縦続接続されている。そして、初段のD-FF41のD(データ)入力側にレベルシフト回路44が設けられ、また各段のD-FF41,42,43の各CK(クロック)入力側にそれぞれレベルシフト回路45,46,47が設けられている。

【0049】レベルシフト回路44は、例えば3V程度の振幅の互いに逆相のスタート信号ST, XSTを電源電圧VDDの振幅の信号にレベルシフトし、これを初段のD-FF41のD入力として与えるためのものである。レベルシフト回路46,47,48は、例えば3V程度の振幅の互いに逆相のクロック信号CK, XCKを電源電圧VDDの振幅の信号にレベルシフトし、これを各段のD-FF41,42,43の各CK入力として与えるためのものである。

【0050】上記構成のシフトレジスタにおいて、レベルシフト回路44,45,46,47として、例えば図5に示した構成のレベルシフト回路を用いている。そして、レベルシフト回路44には、スタート信号ST,XSTが入力信号in1,in2として入力され、電源電圧VDDがコントロール信号CNTLとして入力される。すなわち、レベルシフト回路44は、コントロール信号CNTLが電源電圧VDDであることにより、当該回路は常時アクティブの状態にあるため、レベルシフタとしてのみ機能することになる。

【0051】一方、レベルシフト回路45,46,47には、クロック信号CK,XCKが入力信号in1,in2として入力され、自段のシフトパルス(Q出力)と前段のシフトパルス(自段のD入力)を2入力とするORゲート48,49,50の各出力がコントロール信号CNTLとして入力される。すなわち、レベルシフト回路45,46,47は、自段のD-FF41,42,43がシフト動作を行うときにのみ、即ち低電圧振幅のクロック信号CK,XCKを転送に必要なときにのみレベルシフトを行い、それ以外のときにはクロック信号CK,XCKをラッチして転送させないようにするラッチ兼用型として機能することになる。

【0052】このように、シフトレジスタにおいて、レベルシフト回路44、45、46、47として、図5に示した構成のレベルシフト回路を用いることにより、当該レベルシフト回路は低電圧振幅のスタート信号ST、XSTやクロック信号CK、XCKに対して安定したレベルシフト動作を高速にて実現できるため、D-FF41、42、43を閾値Vthが大きいデバイス、例えばTFTを用いた場合であっても、安定した高速転送動作を実現できることになる。

【0053】なお、本例では、レベルシフト回路44, 45、46、47として、図5に示した構成のレベルシ フト回路を用いるとしたが、これに限られるものではな く、図1、図4、図6、図9および図10に示した構成 のレベルシフト回路を用いることも可能であり、上記の 場合と同様の作用効果を得ることができる。

【0054】以上説明した本発明に係るシフトレジスタ は、例えば、各画素のスイッチング素子としてポリシリ コンTFTが2次元マトリクス状に配置されたガラス基 コンTFTで画素部と一体形成してなるいわゆる駆動回 路一体型液晶表示装置において、その水平駆動系の水平 シフトレジスタとして用いられる。図12に、駆動回路 一体型液晶表示装置の構成の一例を示す。

【0055】図12において、画素が2次元マトリクス 状に配置されてなる有効画素領域51の例えば上側に水 平駆動系52が配され、また例えば左側に垂直駆動系5 3が配され、ポリシリコンTFTで有効画素領域51と 共にガラス基板上に一体形成された構成となっている。 水平駆動系52は、水平シフトレジスタ521、サンプ 20 リング&第1ラッチ回路522、第2ラッチ回路523 およびDA (デジタルアナログ) コンバータ524によ って構成されている。垂直駆動系53は、シフトレジス タを含む垂直ドライバ531によって構成されている。

【0056】水平駆動系52において、水平シフトレジ スタ521には、水平転送パルスとして水平スタートパ ルスHSTおよび水平クロックパルスHCKが与えられ る。すると、水平シフトレジスタ521は、水平スター トパルスHSTに応答して水平クロックパルスHCKの 周期で各段から順次シフトパルスを出力することによっ 30 て水平走査を行う。サンプリング&第1ラッチ回路52 2は、水平シフトレジスタ521から出力されるシフト パルスに応答してデジタルデータを順次サンプリング し、さらにサンプリングしたデータを有効画素領域51 の各コラム線ごとにラッチする。

【0057】第2ラッチ回路523は、サンプリング& 第1ラッチ回路522でラッチされたコラム線に対応す るラッチデータを、1H(Hは水平走査期間)周期で与 えられるラッチ信号に応答して1Hごとに再ラッチす る。DAコンバータ524は、第2ラッチ回路523に 40 再ラッチされたデジタルデータを各コラム線ごとにアナ ログ信号に変換し、このアナログ信号を対応するコラム 線に供給する。

【0058】上記構成の駆動回路一体型液晶表示装置に おいて、水平駆動系52の水平シフトレジスタ521と して、図11に示した構成のシフトレジスタが用いられ るのである。このように、小面積で実現でき、低消費電 カのシフトレジスタを搭載することにより、当該シフト レジスタを含む水平駆動系52や垂直駆動系53などの 駆動回路を、有効画素領域51と同一基板上に作成する 50

際に、当該駆動回路を配する有効画素領域51の周辺領 域(額縁)を狭くできるとともに、低消費電力の駆動回 路一体型液晶表示装置を実現できることになる。

14

【0059】また、このシフトレジスタは、先述したこ とから明らかなように、閾値Vthが大きいデバイス、 例えばTFTを用いた回路であっても、安定した高速転 送動作を実現できるため、デジタルインターフェース駆 動回路をTFTで有効画素領域51と一体形成した駆動 回路一体型液晶表示装置において、その水平駆動系52 板上に、デジタルインターフェース駆動回路をポリシリ 10 の水平シフトレジスタ521として用いて有用なものと なる。

> 【0060】なお、本例では、本発明に係るレベルシフ ト回路をシフトレジスタに、またこのシフトレジスタ を、駆動回路一体型液晶表示装置における水平駆動系の 水平シフトレジスタとして用いた場合を例にとって説明 したが、これに限られるものではなく、本発明に係るレ ベルシフト回路を液晶表示装置におけるシフトレジスタ 以外の単独のレベルシフト回路として用いることも可能 であり、シリコン基板上に形成されたTFTを用いた回 路、さらにはTFTに限らず閾値Tthの大きなデバイ スを用いた回路全般に対して適用可能である。

[0061]

【発明の効果】以上説明したように、本発明によれば、 CMOSラッチセルの2つの入力部と2つの入力信号源 との間にそれぞれ抵抗素子を挿入し、この抵抗素子によ って2つの入力信号をDCシフトさせてCMOSラッチ セルの2つの入力部に与えるようにしたことにより、C MOSラッチセルを構成する各トランジスタをオンさせ るのに十分な電圧が得られるため、閾値Vthが大きい デバイスを用いた場合であっても、小面積、低消費電力 にて安定したレベルシフト動作を実現できることにな る。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るレベルシフト回路 の構成の一例を示す回路図である。

【図2】本発明の第1実施形態に係るレベルシフト回路 の回路動作を説明するためのタイミングチャートであ る。

【図3】直流電圧を基準電圧とした場合のタイミングチ ャートである。

【図4】本発明の第1実施形態に係るレベルシフト回路 の変形例を示す回路図である。

【図5】本発明の第1実施形態に係るレベルシフト回路 の他の変形例を示す回路図である。

【図6】本発明の第1実施形態に係るレベルシフト回路 のさらに他の変形例を示す回路図である。

【図7】リセット回路を付加した場合の回路動作を説明 するためのタイミングチャートである。

【図8】リセット信号を生成する回路例を示す回路図で ある。

【図9】本発明の第2実施形態に係るレベルシフト回路の構成の一例を示す回路図である。

【図10】本発明の第2実施形態に係るレベルシフト回路の変形例を示す回路図である。

【図11】本発明に係るシフトレジスタの構成を示すプロック図である。

【図12】本発明に係る駆動回路一体型液晶表示装置の 構成の一例を示すブロック図である。

【図13】従来例1の回路図である。

【図14】従来例2の回路図である。


【図15】従来例5の回路図である。


【符号の説明】


10,30…CMOSラッチセル、11,12,31,32…CMOSインバータ、22…リセット回路、23…RC積分回路、R11~R14、R31,R32…抵抗素子、41~43…D-FF(フリップフロップ)、44~47…レベルシフト回路、51…有効画素領域、52…水平駆動系、53…垂直駆動系、521…水平シフトレジスタ


16


10

























【図12】



【図15】



### フロントページの続き

Fターム(参考) 5C006 AA16 AF83 BB11 BC03 BF03

BF04 BF06 BF11 BF26 BF34

BF46 FA14 FA41 FA47

5C080 AA10 BB05 DD08 DD22 DD26

EE29 FF03 FF09 JJ02 JJ03

JJ04

5J039 CC04 CC06 KK09 KK10 KK14

KK17 KK34 MM03 MM04 NN02

5J056 AA00 AA32 BB07 BB17 BB57

CC02 CC14 CC18 CC21 DD13

DD29 EE03 FF07 FF09 KK00